JOS的个人博客分享 http://blog.sciencenet.cn/u/JOS

博文

半导体十大研究进展候选推荐(2025-005)——国际首次实现存算一体大数据排序硬件系统

已有 518 次阅读 2025-9-3 15:48 |系统分类:论文交流

image.png

工作简介

       ——国际首次实现存算一体大数据排序硬件系统

排序作为最基础、最常用的计算范式之一,广泛应用于人工智能、搜索引擎、路径规划、数据库等众多关键任务中。由于排序本质上的高度非线性,传统硬件通常依赖复杂的比较器网络和频繁的主存访问,在大数据时代愈发受限于带宽、能效、面积瓶颈。近年来,存算一体技术被寄予厚望,尤其是基于忆阻器的存算一体架构,因其高密度、多电导态和高能效等突出优势,已成为突破传统“存算分离”架构瓶颈最具潜力的方向之一。然而,排序等非线性计算因其高度依赖复杂比较器网络,一直被视为存算一体领域最难攻克的难题之一。

image.png

图 1. 提出了可重构忆阻器存算一体排序系统。

针对上述挑战,北京大学集成电路学院团队围绕“让数据就地排序”的目标展开攻关,取得系列核心技术突破,在国际上首次实现了面向高复杂度排序任务的存算一体化硬件系统,提出了一套全新可重构的、无需比较器的排序架构和三种面向实际应用的跨阵列拓展策略,成功打破了存算一体技术难以处理排序等非线性计算的限制,标志着该领域实现从简单线性计算向复杂非线性任务的重大突破。

该排序系统创新的采用了忆阻器阵列位读取(Digit Read)机制,配合存算一体电路,彻底颠覆了传统基于比较-选择的排序架构与流程。在此基础上,研究团队进一步提出了树节点跳跃(Tree Node Skipping, TNS)排序算法及其硬件架构,利用遍历路径与信息复用,显著减少了冗余操作,大幅提升了存算一体化排序效率。为应对更加复杂的实际排序应用场景,该工作还设计了三种跨阵列的扩展策略(Cross-array TNS, CA-TNS),分别面向不同并行维度:多阵列(Multi-Bank)策略支持大量数据按数分阵列进行并行处理,位分区(Bit-Slice)策略将位宽拆分到多个阵列实现数字流水并行,多电导(Multi-Level)策略则利用忆阻器的多电导态特性提升单元内并行度,三种创新策略可根据具体排序应用需求灵活配置、组合使用,形成了一套针对可变数据位宽的完整存算一体排序硬件加速方案。相较于当前主流ASIC排序系统,该系统在5类代表性数据集上实现了高达7.70倍的速度提升、160.4倍的能效提升和32.46倍的面积效率提升,充分展现出存算一体架构在大数据排序场景中的巨大潜力。

image.png

图 2. 存算一体排序系统实现高效路径规划。

团队还将所开发的排序系统应用于两个实际任务中验证了系统的实用性与通用性:在Dijkstra路径规划应用中,基于TNS排序系统成功实现了北京地铁16个站点之间的最短路径求解,不仅保持运算准确性,还大幅降低延迟和功耗;在神经网络推理中,团队将TNS与忆阻器矩阵向量乘法计算融合,在PointNet++网络上实现了实时原位稀疏(run-time tunable sparsity),可根据推理精度需求灵活控制稀疏度,提升系统效率并同时降低计算开销。相较于传统ASIC排序系统,可以提升15倍的速度和67.1倍的能效。

image.png

图 3.存算一体排序与现有矩阵存算一体计算兼容,实现实时可变稀疏AI计算。

该研究首次实现了无需比较器的忆阻器存算一体排序硬件系统,突破了非线性计算在存算一体架构中难以实现的技术瓶颈,为面向大数据的智能计算开辟了新路径。通过创新提出位读取机制与树节点跳跃排序算法,结合多阵列、位分区和多电导等三类跨阵列扩展策略,该系统在速度、能效与面积效率方面均显著优于现有ASIC方案,并成功应用于路径规划与神经网络推理等复杂场景,展示出在大数据处理与智能计算中的广泛适用性与巨大发展潜力。该技术具有广泛的应用前景,可用于智慧交通图像排序系统、金融智能风控评分引擎、边缘监控设备的目标优先识别模块等场景。在测试中该技术展现出高速度与低功耗的显著优势。例如,在智慧交通场景中,系统有望在毫秒级内完成十万级事件优先级评估,为超大规模交通决策、应急响应调度等提供高效的实时算力支持。

相关成果以“基于忆阻器的快速可重构存内排序系统”(A fast and reconfigurable sort-in-memory system based on memristors)为题发表在《自然电子学》(Nature Electronics)上。北京大学集集成电路学院杨玉超教授与人工智能研究院陶耀宇研究员为通讯作者,北京大学集成电路学院博士生余连风为第一作者。该研究得到了国家重点研发计划、国家自然科学基金、广东省存算一体芯片重点实验室、北京市自然科学基金等项目的支持。

主要作者简介

image.png

第一作者

余连风,北京大学集成电路学院集成电路科学与工程专业博士研究生在读。

研究方向为忆阻器存算一体芯片设计,在Nature Electronics、MICRO等国内外顶级期刊会议发表论文7篇,申请国家发明专利3项,多次获得北京大学校长奖学金。

image.png

通讯作者

陶耀宇,北京大学人工智能研究院/集成电路学院副研究员,国家级高层次青年人才(海外),博雅青年学者、华为未名青年学者。

image.png

通讯作者

杨玉超,北京大学博雅特聘教授,信息工程学院院长、科学智能学院副院长,国家杰青、国家重点研发计划首席科学家。

Nature Electronics、Nature Reviews Materials、Nature Communications、Science Advances、IEDM、ISSCC、VLSI、MICRO、HPCA等期刊和会议论文160余篇,受邀撰写中英文专著5章,获30余项国家发明专利授权。累计被引15000余次,H因子为56。任国家重点研发计划项目首席科学家、第六届中青科协理事、第七届中青科协理事、《npj Unconventional Computing》副主编、《Microelectronic Engineering》副主编、《电子学报》领域编委、《半导体学报》编委、《National Science Review》编委、《Chip》编委、《中国科学:信息科学》青年编委等。获首届科学探索奖、教育部青年科学奖、杰出青年中关村奖、求是杰出青年学者奖、Wiley青年研究者奖、麻省理工科技评论中国区35岁以下科技创新35人、华为计算产品线最佳技术合作奖等奖项,连续入选2020-2024年爱思唯尔中国高被引学者。

原文传递

详情请点击论文链接:

https://www.nature.com/articles/s41928-025-01405-2



https://wap.sciencenet.cn/blog-3406013-1500271.html

上一篇:半导体十大研究进展候选推荐(2025-004)——半导体中新的准粒子:“四子”的发现
收藏 IP: 223.71.16.*| 热度|

1 王涛

该博文允许注册用户评论 请点击登录 评论 (0 个评论)

数据加载中...

Archiver|手机版|科学网 ( 京ICP备07017567号-12 )

GMT+8, 2025-9-6 03:09

Powered by ScienceNet.cn

Copyright © 2007- 中国科学报社

返回顶部