JOS的个人博客分享 http://blog.sciencenet.cn/u/JOS

博文

中国半导体十大研究进展候选推荐(2023-034)——带参考电压纹波误差抑制技术的高速高精度ADC芯片

已有 545 次阅读 2023-12-25 15:29 |系统分类:论文交流

image.png

工作简介

         ——带参考电压纹波误差抑制技术的高速高精度ADC芯片


高性能ADC芯片是新一代信息系统的关键模块,高速、高精度、高能效是ADC芯片和通信系统永远的追求。为满足高精度的要求,ADC通常需要很大的片上电容来满足低噪声和高匹配性,然而大的片上电容在高速切换时会在参考电压上面产生纹波(Ripple),参考电压纹波会通过耦合影响量化精度和放大精度,成为影响高速、高精度ADC性能的关键。现有高速、高精度ADC架构通常采用大的功耗和面积开销来抑制参考电压纹波的影响,难以满足系统日益增长的低功耗、小型化发展需求。

澳门大学陈知行副教授团队提出了一种混合型参考电压纹波误差抑制技术,通过结合参考电压纹波误差抵消技术(Reference Ripple Cancellation: RRC)和参考电压纹波中和技术(Reference Ripple Neutralization: RRN)同时降低参考电压纹波对量化误差和放大误差的影响。本设计提出了一种快速参考电压纹波误差抵消技术,可以在不降低ADC速度的情况下有效地消除纹波在量化过程中产生的误差。通过采用本设计提出的混合型参考电压纹波误差抑制技术可以大大降低参考电压所需的功耗和面积开销,相比于之前IMEC发表在JSSC’22上的工作,在相似的ADC指标下,本设计将参考电压上的片上去耦电容减小了97%,面积减小了55%。

image.png

图1. 和同类芯片性能比较。

为了进一步提高ADC的速度和鲁棒稳定性,本设计对Floating Inverter Amplifier(FIA)运放架构进行了创新,提出了一种带自适应偏置(Adaptively-biased)的AB-FIA新架构,相比于之前的架构,开环增益提高12 dB,放大速度提高两倍,在不同的温度和电源电压下增益误差小于±3%。通过采用上述提出的新架构和技术,本设计在28 nm CMOS工艺上实现了单通道500 MS/s 14位高速、高精度ADC芯片,在Nyquist输入频率下,采用本设计提出的混合型参考电压纹波误差抑制技术可以将SNDR提高将近25 dB,ADC芯片测试有效位高达10.4位,参考电压缓冲器的功耗只有2 mA,参考电压上的去耦电容只有3 pF,ADC整体功耗只有6.34 mW,核心面积为0.018 mm2,且ADC芯片在不同的温度和电源电压下可以保持很高的鲁棒稳定性。


image.png

图2. ADC架构和时序。


image.png

图3. ADC芯片测试FFT。


本设计通过架构和电路创新正向设计了一款高速、高精度ADC芯片,在提高ADC速度和精度的同时大大降低了功耗和面积开销,打破了同类芯片面积开销记录,可以满足当前新一代无线通信应用需求,可以为我国高性能ADC技术自主可控发展提供技术支撑。

image.png

图4. ADC芯片照片。


本设计以“A 14b 500 MS/s Single-Channel Pipelined-SAR ADC With Reference Ripple Mitigation Techniques and Adaptively Biased Floating Inverter Amplifier”为题发表于IEEE Journal of Solid-State Circuits ( Volume: 58, Issue: 10, October 2023)。通信作者Chi-hang Chan(陈知行),第一作者Wenning Jiang(江文宁),本项目获得了国家自然科学基金#62090043、澳门自然科学基金#0004/2020/AKP、澳门大学基金# MYRG2020-00102-IME、国家重点研发计划#2022YFB4401301和上海启明星计划#20QA1407300的支持。



作者简介

image.png

通讯作者

陈知行,IEEE senior 會員,1985年出生于中国澳门。

在2008年他取得了美国华盛顿大学(西雅图)电子工程学士学位。分别于2012年和2015年在澳门大学取得硕士和博士学位。他目前是澳门大学模拟与混合信号超大规模集成电路国家重点实验室的副教授和IEEE固态电路澳门分会的主席。因其在微电子方面的研究成果,共获得了 5 次澳门科学技术发展基金的技术发明奖。2022 年度高等学校科学研究优秀成果奖(科学技术)自然科学奖一等奖。他是2015年IEEE固态电路协会预博士成就奖的得奖者,也是2014年欧洲固态电路会议最佳论文奖的共同获奖者。他的指导学生获得了 2020 亚洲固态电路会议学生设计竞赛——杰出设计奖。他在数据转换器、时钟及ToF电路设计领域共有22篇固态电路期刊(JSSC)和18篇国际固态电路会议(ISSCC)论文。他是2023亚洲固态电路会议的技术评审委员。他的研究兴趣包括高速奈奎斯特、噪声整形ADC和低抖动时钟电路。


image.png

第一作者

江文宁,复旦大学芯片与系统前沿技术研究院青年副研究员,上海市海外高层次青年人才。

主要从事高性能数据转换器和Chiplet互联接口研究,设计多款高性能ADC芯片达到世界先进水平,相关工作发表在IEEE ISSCC、JSSC、TCAI-I、ASSCC等集成电路设计顶级会议和期刊。主持/参与国家自然科学基金青年项目、重点研发计划、上海市启明星项目(扬帆专项)等项目。

原文传递

详情请点击论文链接:

https://ieeexplore.ieee.org/docu‍ment/101‍75191




https://wap.sciencenet.cn/blog-3406013-1415294.html

上一篇:中国半导体十大研究进展候选推荐(2023-033)——超高迁移率非晶ZnAlSnO薄膜晶体管
下一篇:半导体学报2023年第11期——中文导读
收藏 IP: 223.71.16.*| 热度|

0

该博文允许注册用户评论 请点击登录 评论 (0 个评论)

数据加载中...

Archiver|手机版|科学网 ( 京ICP备07017567号-12 )

GMT+8, 2024-5-20 14:55

Powered by ScienceNet.cn

Copyright © 2007- 中国科学报社

返回顶部