——高性能模数转换器

清华大学电子工程系孙楠教授团队、集成电路学院揭路团队合作实现了一款高性能模数转换器。该转换器基于一种高速环形放大器的设计，通过分裂电容及电流偏置的方式，解决了低电源电压下高速环形放大器的工艺、电压及温度稳定性问题。研究成果以 “一款基于环形放大器的10毫瓦、10位有效位、1 G采样率的模数转换器 (A 10-mW 10-ENoB 1-GS/s Ring-Amp-Based Pipelined TI-SAR ADC With Split MDAC and Switched Reference Decoupling Capacitor)”为题，在2023年12月发表于IEEE《固态电路期刊》（Journal of Solid-State Circuits）上。

下一代无线通信系统（如WiFi-7、6G）向着更高带宽与更高阶调制发展，对高速（>1 GS/s）中高精度（>12比特）模数转换器（ADC）有着迫切需求，且ADC功耗往往成为接收系统的功耗瓶颈。高速高精度ADC主要基于流水线架构，其主要瓶颈为余差放大器。基于环形放大器（Ring Amplifier）的结构相比传统两级密勒补偿的运算放大器，功耗可以降低数十倍，且适用于低压的先进工艺。然而以往的环形放大器设计都存在严重的PVT稳定性问题，难以实用。针对该问题，研究团队通过分裂电容、电流偏置的方式解决了低电源电压下高速环形放大器的PVT稳定性问题，使环形放大器可以真正走向实用。

在ADC架构层面，传统多级流水线还存在较高的时钟分布功耗。研究团队采用了流水线与时间交织融合的架构，在避免了时间交织复杂的采样时钟偏斜校准的同时，利用异步SAR ADC的能效优势大幅降低了功耗。基于该架构与PVT稳定的环形放大器技术设计的12比特ADC在28 nm工艺下实现，在1 GS/s采样率下包含基准缓冲器的总功耗仅为10 mW，并达到63 dB的SNDR，是目前相同指标下能效领先的ADC。另外，本工作还提出一种去耦电容切换技术，可以在不影响基准电压建立的前提下，提高基准电压对高频电源噪声的抑制能力。

环形放大器是实现低功耗高速(100 MS/s-3 GS/s) 高精度(12-16 bit) ADC的关键技术，应用该技术的高性能ADC正在逐步产品化，是未来低功耗直接中频/射频采样接收机的核心模块。

_{图1. 显微照片（上）及与世界先进水平能效的对比（下）。}