图1. “原子积木”自下而上构筑设想

选择性原子层沉积（ASD）技术通过减少工艺复杂性和提高定位精度，有效简化了芯片中堆叠对准纳米结构的制造步骤，成为光刻方法的重要补充。应《International Journal of Machine Tools & Manufacture》(工程/制造类和工程/机械类排名第一期刊)主编Prof. Dragos Axinte 的邀请，陈蓉教授发表了一篇关于ASD技术在半导体和纳米技术制造方面评述文章“Area Selective Deposition for Bottom-up Atomic-Scale Manufacturing”Int. J. Mach. Tools Manuf.2024, 199, 104173，深入探讨了ASD的发展历程与核心机制（如图2所示）。

图2 原子选区生长发展历程

作为国际上最早从事选择性原子层沉积技术的学者之一，陈蓉教授于博士期间提出了利用不同的自组装单分子层实现正负互补图案化结构的ASD方法，成为后续产业应用的基础；2017年，她指导研究生首次提出了利用不同晶面吸附能的差异，实现了原子选区生长的晶面ASD技术；2023年，提出了氧化-还原循环耦合工艺的固有选择性沉积方法，实现芯片纳米结构片上原子选区沉积。可以看到随着技术的发展，前期的基础研究逐步走入产业应用。文章总结了多种提高选择性的辅助技术，如表面钝化、激活、失活和缺陷消除等方法，展示了ASD在未来集成电路制造领域的巨大潜力。通过在特定区域进行沉积，ASD技术简化了芯片结构的制造过程，成为当前原子级和近原子级制造技术的重要创新。从原子或分子的角度去设计和搭建材料，将其一层一层在需要的位置精确生长出来，就像龙门石窟是工匠们在山体中挖空精雕细琢而成，而现代高楼大厦则是用混凝土和砖块等基本单元搭建而成。通过这种方法，不仅能显著提升制造精度和效率，还能够实现高复杂度三维结构的制造，为芯片设计带来新的可能性。

陈蓉教授团队通过多年选择性原子层沉积技术研究，形成了一个全面的 ASD 工具箱（如图3所示）。选择性沉积依赖于热力学和动力学驱动的成核和薄膜生长。不同区域材料表面的固有差异是选择性沉积的先决条件。这些差异包括金属、氧化物、氮化物等表面不同的活性基团，不同表面之间的酸碱性、电负性等差异。这些差异导致了不同衬底表面具有不同的薄膜形核生长速率。在具有形核延迟的表面上，薄膜生长缓慢或不生长，从而形成选择性沉积的工艺窗口。而对于没有明显选择性的两种衬底，或需要扩大选择性工艺窗口的情况下，一系列的外部辅助策略就显得尤为关键。包括自组装单分子层等为代表的表面钝化方法，在非生长区形成不与ALD前驱体反应的沉积阻挡层。针对非生长区的少量沉积进行缺陷原位去除，包括原子层刻蚀、高温缺陷迁移等除等方式，有效保持非生长区无沉积，实现高选择性。这些方法组合而成的原子选区沉积工具包在未来发展中依然能够进行扩充，例如引入外加电场等外场协同方式，控制薄膜生长方向，从而能够在三维纳米结构制造中发挥更加重要的作用。

图3 选择性沉积工具箱

在最新的研究中，陈蓉教授课题组提出了一种“化繁为简”的高精度自对准选择性沉积方法，相关论文以“Self-Aligned Patterning of Tantalum Oxide on SiO₂/Cu through Redox-coupled Inherently Selective Atomic Layer Deposition”为题发表在Nature Commun.2023, 14, 4493上(如图4a所示)。研究发现铜表面的氧化状态会造成非生长区表面形成缺陷位点，这些形核缺陷导致了选择性的丧失。研究团队在常规ALD两步循环交替生长，巧妙的增加了原位还原修正步骤，提出的氧化-还原“循环耦合”工艺，使常规AB双循环转变为ABC多循环耦合，进而能够实现表面原位还原-生长-缺陷去除的步骤，有效抑制铜表面氧化和缺陷形核产生，最终实现高精度自对准。在pitch百纳米内的Cu/SiO₂芯片结构片上，实现电介质材料选择性沉积在电介质材料上（DoD），选择性接近100%，生长区SiO₂表面膜厚达到5nm，非生长区Cu表面完全无生长，达到固有选择性研究中所见报道最高值。进一步，研究团队引入了多次短脉冲耦合缺陷迁移后处理的固有选择性原子层沉积（ALD）来应对金属在金属表面选择性沉积这一挑战。相关论文以“Area selective deposition of Ru on W/SiO₂nanopatterns via sequential reactant dosing and thermal defect correction” 为题发表在最新的Chem. Mater.2024上(如图4b所示)。通过优化脉冲工艺，进行多次分布脉冲ALD工艺，有效控制初始金属形核粒径，密度，提高薄膜致密度，降低最小成膜厚度以及降低约15％电阻率。此外，通过退火缺陷迁移理论对样品进行后处理使得非生长区域缺陷迁移至生长区，在不引入杂质的前提下实现提高选择性；最终在W/TiN/SiO₂纳米图案上的W金属上，实现金属Ru薄膜选择性生长（金属在金属上MoM），避免了边缘处的“蘑菇”状过度生长以及在SiO₂和TiN表面出现不期望的成核缺陷。在金属W上的膜厚大约5nm，选择性达到100%。

图4芯片结构片上薄膜自对准沉积DOD和(b)MOM

MoM和DoD的结构能有效降低电阻和电容，对降低整体器件的RC delay，提高芯片性能、降低功耗、增强集成度提供了一种可集成和高精度的自对准制造技术，有利于未来集成电路互联的继续微缩与堆叠。

展望未来集成电路制造，ASD技术在更小尺寸的先进节点将发挥更加重要的作用，进一步推动纳米制造至原子制造的发展。然而ASD在未来科学研究和工业量产中仍存在诸多技术挑战亟待解决（如图5所示）。首先薄膜生长的前驱体研发至关重要，高反应性和高选择性的前驱体设计是ASD技术的关键，但这两者的相互制约使得前驱体分子的设计面临困难，用机器学习有望加速前驱体的研发、筛选和优化过程；其次三维纳米结构高精度制造还需控制薄膜横向生长，原子层沉积本身是薄膜各向同性生长，需要实现对薄膜边界扩散的精确控制提升三维结构分辨率；随着芯片向三维化和小尺寸方向发展，限域空间中的传质和反应带来了新的挑战。前驱体分子在限域结构中的传质容易受阻，导致反应物和产物的进出受限，从而影响沉积的均匀性和生长精度，需要通过创新传质调控方法以保证三维结构中生长的自限制性；而功能性则对选择性沉积工艺提出了结构外更多的约束变量。从工业制造角度来看，需要提升ASD技术的工艺一致性、批次间一致性与生产效率，而解决这些问题的根源还在基础研究，测量和模拟则是有效手段。

图5 选择性原子层沉积的未来发展与挑战

ASD技术为制造下一代集成电路3D结构铺平了道路，进一步将摩尔定律的界限尺寸延伸，实现尺寸更小、精度更高、工艺步骤更少、性能更佳的集成电路制造。

选择性原子层沉积（ASD）技术不仅在集成电路制造中展现了巨大潜力，还在柔性电子、先进发光与显示、燃料电池以及新能源汽车等领域发挥着重要作用。陈蓉教授受邀在《Science Bulletin》、《International Journal of Extreme Manufacturing》《Opto-Electronic Advances》等期刊上发表综述或观点论文，介绍了ASD技术在这些领域的前瞻性研究和应用。

在柔性电子和发光材料领域，ASD技术可用于精确沉积薄层，修复材料表面的缺陷。例如，通过选择性沉积钝化高表面能缺陷，可以定点消除量子点表面悬断键等缺陷，从而提高发光材料的寿命和效率，减少缺陷能级对性能的影响。这一应用将显著提升未来柔性显示屏和高效照明设备的性能。

在燃料电池膜电极催化剂上，ASD技术能选择性在铂纳米颗粒的低配位棱边位点选择性沉积氧化钛，形成“原子铠甲”结构。这种包覆层不仅防止铂纳米颗粒在合金有序化过程中的团聚，还使铂位点暴露在（111）面上，从而提高了铂的还原状态和催化活性，有效提升燃料电池的催化剂的效率和稳定性，为清洁能源的发展提供强有力的支持。

ASD技术在催化剂精准合成中的应用也展现出非凡的前景。它能够在特定晶面和棱边位点进行选择性沉积，达到原子级精度，有效调控反应活性晶面。例如，通过在镍纳米颗粒表面选择性沉积铂原子，可以抑制表面积碳反应路径，从而提高催化剂在甲烷干重整反应中的长期稳定性。这一突破将推动高效、长寿命催化剂的发展。

图6 原子层沉积在柔性电子、催化剂、燃料电池等其他领域的应用

iCANX 第124期，2022年11月18日，陈蓉教授为我们带来了纳米制造中的原子层沉积技术。